在线书城
游客您好,欢迎来到在线书城
购物车
我的书城

提示

商品已成功加入购物车!

SoC设计方法与实现

SoC设计方法与实现

收藏

¥9.98 ¥0.00 ¥39.90 ¥0.00   纸书价:¥39.90 折)

  • 作者:郭炜等
  • ISBN:978-7-121-13824-9
  • 出版社:电子工业出版社
购买纸书:

内容介绍

目录

  • 书名页/1
  • 版权页/2
  • 前言页/7
  • 目录页/11
  • 第1章 SoC设计绪论/15
  • 1.1 微电子技术概述/15
  • 1.1.1 集成电路的发展/15
  • 1.1.2 集成电路产业分工/16
  • 1.2 SoC概述/17
  • 1.2.1 什么是SoC/17
  • 1.2.2 SoC的优势/18
  • 1.3 SoC设计的发展趋势及面临的挑战/19
  • 1.3.1 SoC设计技术的发展与挑战/19
  • 1.3.2 SoC设计方法的发展与挑战/24
  • 1.3.3 未来的SoC/26
  • 本章参考文献/26
  • 第2章 SoC设计流程/27
  • 2.1 软硬件协同设计/27
  • 2.2 基于标准单元的SoC芯片设计流程/29
  • 本章参考文献/33
  • 第3章 SoC设计与EDA工具/34
  • 3.1 电子系统级设计与工具/34
  • 3.2 验证的分类及相关工具/34
  • 3.2.1 验证方法的分类/35
  • 3.2.2 动态验证及相关工具/35
  • 3.2.3 静态验证及相关工具/36
  • 3.3 逻辑综合及综合工具/37
  • 3.3.1 EDA工具的综合流程/38
  • 3.3.2 EDA工具的综合策略/38
  • 3.3.3 优化策略/38
  • 3.3.4 常用的逻辑综合工具/39
  • 3.4 可测性设计与工具/39
  • 3.4.1 测试和验证的区别/39
  • 3.4.2 常用的可测性设计/39
  • 3.5 布局布线与工具/42
  • 3.5.1 EDA工具的布局布线流程/42
  • 3.5.2 布局布线工具的发展趋势/42
  • 3.6 物理验证及参数提取与相关的工具/42
  • 3.6.1 物理验证的分类/43
  • 3.6.2 参数提取/43
  • 3.7 著名EDA公司与工具介绍/45
  • 3.8 EDA工具的发展趋势/46
  • 本章参考文献/47
  • 第4章 SoC系统结构设计/48
  • 4.1 SoC系统结构设计的总体目标与各个阶段/48
  • 4.1.1 功能设计阶段/49
  • 4.1.2 应用驱动的系统结构设计阶段/49
  • 4.1.3 平台导向的系统结构设计阶段/49
  • 4.2 SoC中常用的处理器/49
  • 4.2.1 通用处理器/50
  • 4.2.2 DSP/51
  • 4.2.3 可配置处理器/51
  • 4.2.4 不同处理器的选择/53
  • 4.3 SoC中常用的总线/53
  • 4.3.1 AMBA总线/54
  • 4.3.2 CoreConnect总线/55
  • 4.3.3 Wishbone总线/56
  • 4.3.4 AVALON总线/56
  • 4.3.5 开放核协议/56
  • 4.3.6 复杂的片上总线结构/57
  • 4.4 SoC中典型的存储器/58
  • 4.5 多核SoC的系统结构设计/59
  • 4.5.1 可用的并发性/59
  • 4.5.2 多核SoC设计中的系统结构选择/60
  • 4.5.3 多核SoC的性能评价/61
  • 4.5.4 几种典型的多核SoC系统结构/62
  • 4.6 SoC中的软件结构/64
  • 4.7 电子系统级(ESL)设计/67
  • 4.7.1 ESL发展的背景/67
  • 4.7.2 ESL设计基本概念/68
  • 4.7.3 ESL设计的流程/68
  • 4.7.4 ESL设计的特点/70
  • 4.7.5 ESL设计的核心——事务级建模/72
  • 4.7.6 事务级建模语言简介及设计实例/80
  • 4.7.7 ESL设计的挑战/93
  • 本章参考文献/94
  • 第5章 IP复用的设计方法/95
  • 5.1 IP的基本概念和IP分类/95
  • 5.2 IP设计流程/97
  • 5.2.1 设计目标/97
  • 5.2.2 设计流程/97
  • 5.3 IP的验证/102
  • 5.4 IP核的选择/103
  • 5.5 IP市场/104
  • 5.6 IP复用技术面临的挑战/106
  • 5.7 IP标准组织/107
  • 5.8 基于平台的SoC设计方法/108
  • 5.8.1 平台的组成与分类/109
  • 5.8.2 基于平台的SoC设计方法流程与特点/109
  • 5.8.3 基于平台的设计实例/110
  • 本章参考文献/111
  • 第6章 RTL代码编写指南/112
  • 6.1 编写RTL代码之前的准备/112
  • 6.1.1 与团队共同讨论设计中的问题/112
  • 6.1.2 根据芯片结构准备设计说明书/112
  • 6.1.3 总线设计的考虑/113
  • 6.1.4 模块的划分/113
  • 6.1.5 对时钟的处理/116
  • 6.1.6 IP的选择及设计复用的考虑/116
  • 6.1.7 对可测性的考虑/117
  • 6.1.8 对芯片速度的考虑/118
  • 6.1.9 对布线的考虑/118
  • 6.2 可综合RTL代码编写指南/118
  • 6.2.1 可综合RTL代码的编写准则/118
  • 6.2.2 利用综合进行代码质量检查/121
  • 6.3 调用Synopsys DesignWare来优化设计/122
  • 本章参考文献/123
  • 第7章 同步电路设计及其与异步信号交互的问题/124
  • 7.1 同步电路设计/124
  • 7.1.1 同步电路的定义/124
  • 7.1.2 同步电路的时序收敛问题/124
  • 7.1.3 同步电路设计的优点与缺陷/125
  • 7.2 全异步电路设计/126
  • 7.2.1 异步电路设计的基本原理/126
  • 7.2.2 异步电路设计的优点与缺点/128
  • 7.3 异步信号与同步电路交互的问题及其解决方法/128
  • 7.3.1 亚稳态/129
  • 7.3.2 异步控制信号的同步及其RTL实现/132
  • 7.3.3 异步时钟域的数据同步及其RTL实现/136
  • 7.4 SoC设计中的时钟规划策略/140
  • 本章参考文献/141
  • 第8章 综合策略与静态时序分析方法/142
  • 8.1 逻辑综合/142
  • 8.1.1 流程介绍/142
  • 8.1.2 SoC设计中常用的综合策略/144
  • 8.2 物理综合的概念/145
  • 8.2.1 物理综合的产生背景/145
  • 8.2.2 操作模式/146
  • 8.3 实例——用Synopsys的工具Design Compiler (DC)进行逻辑综合/147
  • 8.3.1 指定库文件/147
  • 8.3.2 读入设计/148
  • 8.3.3 定义工作环境/148
  • 8.3.4 设置约束条件/149
  • 8.3.5 设定综合优化策略/151
  • 8.3.6 设计脚本举例/151
  • 8.4 静态时序分析/153
  • 8.4.1 基本概念/153
  • 8.4.2 实例——用Synopsys的工具PrimeTime进行时序分析/156
  • 8.5 统计静态时序分析/162
  • 8.5.1 传统的时序分析的局限/163
  • 8.5.2 统计静态时序分析的概念/163
  • 8.5.3 统计静态时序分析的步骤/164
  • 本章参考文献/164
  • 第9章 SoC功能验证/165
  • 9.1 功能验证概述/165
  • 9.1.1 功能验证的概念/165
  • 9.1.2 SoC功能验证的问题/166
  • 9.1.3 SoC功能验证的发展趋势/166
  • 9.2 功能验证方法与验证规划/166
  • 9.3 系统级功能验证/167
  • 9.3.1 系统级的功能验证/167
  • 9.3.2 软硬件协同验证/169
  • 9.4 仿真验证自动化/171
  • 9.4.1 激励的生成/171
  • 9.4.2 响应的检查/172
  • 9.4.3 覆盖率的检测/173
  • 9.5 形式验证/174
  • 9.5.1 形式验证的理论基础/174
  • 9.5.2 相等性检查在SoC中的应用/176
  • 9.5.3 半形式验证在SoC中的应用/176
  • 9.6 基于断言的验证/177
  • 9.6.1 断言语言/178
  • 9.6.2 基于断言的验证/180
  • 9.6.3 断言的其他用途/181
  • 本章参考文献/182
  • 第10章 可测性设计/183
  • 10.1 集成电路测试概述/183
  • 10.1.1 测试的概念和原理/183
  • 10.1.2 测试及测试矢量的分类/183
  • 10.1.3 自动测试设备/184
  • 10.2 故障建模及ATPG原理/185
  • 10.2.1 故障建模的基本概念/185
  • 10.2.2 常见故障模型/185
  • 10.2.3 ATPG基本原理/188
  • 10.2.4 ATPG的工作原理/188
  • 10.2.5 ATPG工具的使用步骤/189
  • 10.3 可测性设计基础/189
  • 10.3.1 可测性的概念/189
  • 10.3.2 可测性设计的优势和不足/191
  • 10.4 扫描测试(SCAN)/191
  • 10.4.1 基于故障模型的可测性/191
  • 10.4.2 扫描测试的基本概念/192
  • 10.4.3 扫描测试原理/193
  • 10.4.4 扫描设计规则/195
  • 10.4.5 扫描测试的可测性设计流程及相关EDA工具/196
  • 10.5 存储器的内建自测/197
  • 10.5.1 存储器测试的必要性/197
  • 10.5.2 存储器测试方法/198
  • 10.5.3 BIST的基本概念/199
  • 10.5.4 存储器的测试算法/200
  • 10.5.5 BIST模块在设计中的集成/202
  • 10.6 边界扫描测试/204
  • 10.6.1 边界扫描测试原理/204
  • 10.6.2 IEEE 1149.1标准/204
  • 10.6.3 边界扫描测试策略和相关工具/208
  • 10.7 其他DFT技术/208
  • 10.7.1 微处理器核的可测性设计/208
  • 10.7.2 Logic BIST/210
  • 10.8 DFT技术在SoC中的应用/211
  • 10.8.1 模块级的DFT技术/211
  • 10.8.2 SoC中的DFT应用/212
  • 本章参考文献/213
  • 第11章 低功耗设计/214
  • 11.1 为什么需要低功耗设计/214
  • 11.2 功耗的类型/215
  • 11.3 低功耗设计方法/219
  • 11.4 低功耗技术/220
  • 11.4.1 工艺优化/220
  • 11.4.2 电压优化/221
  • 11.4.3 门控时钟技术/222
  • 11.4.4 门级优化技术/225
  • 11.4.5 低功耗SoC系统的动态管理/227
  • 11.4.6 低功耗SoC设计技术的综合考虑/228
  • 11.5 低功耗分析和工具/229
  • 11.6 低功耗设计趋势/230
  • 本章参考文献/231
  • 第12章 后端设计/232
  • 12.1 时钟树综合/232
  • 12.2 布局规划/236
  • 12.3 布线/238
  • 12.4 ECO技术/240
  • 12.5 功耗分析/241
  • 12.6 信号完整性的考虑/242
  • 12.6.1 信号完整性的挑战/242
  • 12.6.2 压降和电迁移/244
  • 12.6.3 信号完整性问题的预防、分析和修正/245
  • 12.7 物理验证/246
  • 12.8 可制造性设计/面向良品率的设计/247
  • 12.8.1 DFM/DFY的基本概念/247
  • 12.8.2 DFM/DFY方法/248
  • 12.8.3 典型的DFM/DFY问题及解决方法/248
  • 12.8.4 DFM/DFY技术的发展趋势/251
  • 12.9 后端设计技术的发展趋势/251
  • 本章参考文献/252
  • 第13章 SoC中数模混合信号IP的设计与集成/253
  • 13.1 SoC中的数模混合信号IP/253
  • 13.2 数模混合信号 IP的设计流程/253
  • 13.3 基于SoC复用的数模混合信号(AMS)IP包/255
  • 13.4 数模混合信号(AMS)IP的设计及集成要点/255
  • 13.4.1 接口信号/255
  • 13.4.2 模拟与数字部分的整体布局/256
  • 13.4.3 电平转换器的设计/256
  • 13.4.4 电源的布局与规划/257
  • 13.4.5 电源/地线上跳动噪声的消除/258
  • 13.4.6 其他方面的考虑/258
  • 13.5 数模混合IP在SoC设计中存在的问题和挑战/259
  • 13.6 SoC混合集成的新趋势/259
  • 本章参考文献/262
  • 第14章 I/O环的设计和芯片封装/263
  • 14.1 I/O单元介绍/263
  • 14.2 高速I/O的噪声影响/263
  • 14.3 静电保护/264
  • 14.3.1 ESD的模型及相应的测试方法/265
  • 14.3.2 ESD保护电路的设计/267
  • 14.4 I/O环的设计/270
  • 14.4.1 考虑对芯片的尺寸的影响/270
  • 14.4.2 考虑对芯片封装的影响/271
  • 14.4.3 考虑对噪声的影响/272
  • 14.4.4 考虑对芯片ESD的影响/272
  • 14.5 SoC芯片封装/272
  • 14.5.1 微电子封装的功能/272
  • 14.5.2 微电子封装的发展趋势/273
  • 14.5.3 当前的封装技术/273
  • 14.5.4 封装技术发展的驱动力/275
  • 本章参考文献/276
  • 第15章 课程设计/277
  • 15.1 基于ESL设计方法的Motion-JPEG视频解码器设计/277
  • 15.1.1 实验内容/277
  • 15.1.2 实验准备工作/278
  • 15.1.3 SoCLib ESL仿真平台及MJPEG解码流程的介绍/279
  • 15.1.4 实验1 构建基于SoCLib的单核SoC/280
  • 15.1.5 实验2 构建基于SoCLib的MPSoC/286
  • 15.1.6 实验3 系统软件开发——嵌入式操作系统及设备驱动设计/292
  • 15.1.7 实验4 面向MJPEG解码的MPSoC系统优化/293
  • 15.2 实验——基于ARM7TDMI处理器的SoC设计/295
  • 15.2.1 任务目标/295
  • 15.2.2 设计参考/295
  • 15.2.3 建议使用的EDA工具/295
  • 15.2.4 基本SoC设计方案/296
  • 15.2.5 实验要求/298
  • 15.3 项目进度管理/298
  • 15.3.1 项目任务与进度阶段/298
  • 15.3.2 进度的管理/299
  • 本章参考文献/305
  • 附录A Pthread多线程编程接口/306
  • 附录B SoCLib系统支持包/309
展开全部↓

请选择章节

总价格: ¥ 0.00 选定章节可再次编辑 加入购物车